针对功能和时序调试最优化层级 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

如本章前文所述,把关键路径限定在同一层级边界内有助于时序的调试和满足时序要求。同样,出于功能调试(及修改)目的,相关信号应限定在同一层级上。这样即可使相关信号的探测和修改变得相对简单,因为当信号限定在单个层级中时,更易于跟踪通过综合对信号名称进行的最优化。