面向平台和 Dynamic Function eXchange 的时钟设置建议 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

本节涵盖了 Dynamic Function eXchange (DFX) 设计的时钟设置准则。一般,DFX 设计中的时钟分类为内部时钟和边界时钟:

可重配置模块内部时钟
含有驱动程序和所有负载的时钟位于可重配置模块 (RM) 内。
边界时钟
时钟所含的信号线跨可重配置模块的单元边界,如下所示:
  • 驱动程序位于静态区域内,负载位于 RM 内
  • 驱动程序位于 RM 内,负载位于静态区域内
  • 驱动程序位于静态区域内,负载分布于 RM 与静态区域之间
  • 驱动程序位于 RM 区域内,负载分布于 RM 与静态区域之间

下图显示了不同边界时钟的示例。

图 1. DFX 时钟拼块共享

如需了解有关 DFX 的更多信息,请参阅 Vivado Design Suite 用户指南:Dynamic Function eXchange(UG909)