相对排序

现代化的电源排序解决方案包含多个使能管脚用于向 VRM 发出信号，指示其按预定义的时间延迟和所期望的顺序来上电。多条电源轨的相对缓升可能影响目标器件上观察到的顺序。

具有不同目标电压的 2 个电压同时缓升可能导致在目标器件上观察到排序时序违例。2 条同步缓升电源轨之间的时间延迟所得时间差可能超出相应准则中规定的范围，从而导致错误排序。成比例缓升方法可能更适合这种上电，设置时间延迟和软启动时，应考虑采用此方法。缓升通过定时与具有较低目标电压的电源轨同时达到目标电压。

对于 2 条共享电源排序时隙并成比例缓升的电源轨，AMD 自适应器件并未指定可接受的时间差。给 2 条电源轨分配相同的排序时隙（例如，2 个不同的 I/O 电源）时，这些 I/O 电源应尽可能接近相同时间达到其目标电压。但如果这 2 条电源轨在 0.2 ms 到 40 ms 时隙范围内先后达到目标电压，并且在所有 I/O 电源都已达到各自目标电压（排序 1）之后，排序中的下一条电源轨（排序时隙 2）才开始，那么此排序则可视为有效。

当前一条电源轨已达到其目标电压时，顺序缓升电压会遵循固定延迟按顺序缓升，但可能存在不同斜率。此场景下的电压 A 必须等待至电压 B 达到最低 95% 的目标电压后，才能开始自己的缓升。

AMD 不支持电压达到最终值之前进入平稳状态，因为这可能导致出现非单调上升，如下图所示。非单调上升可能在电源轨上引发意外结果，并且电源轨可能无法达到正确的工作条件。